Ingénieur Design RTL – ASIC FPGA (H/F)

Au sein d’une équipe de spécialistes, vous interviendrez pour un projet de développement d’IPs pour la communication sans fil.Vous aurez en charge le design RTL sur cible ASIC ou FPGA en VHDL ou Verilog. Les principaux objectifs du poste sont :
Participer à la définition des spécifications et de l’architecture.
Descriptions des modules à réaliser.
Implémentation de la description RTL
Vérification de modules en Tests unitaires.
Définition et suivi du plan de vérification en collaboration avec l’équipe Vérification
Suivi du développement Vous travaillez dans un environnement international et stimulant.

Diplômé(e) d’une formation Bac + 5 en électronique, microélectronique vous avez une expérience en Design RTL ou en Vérification digitale. Appétence pour le domaine de la microélectroniqueMaitrise d’un langage de description RTL (VHDL, Verilog, SystemVerilog)Première expérience en développement d’ASIC idéalement ou FPGAAnglais courant (écrit et oral)